®日本国特許庁(JP)

① 特 許 出 願 公 開



### ⑫公開特許公報(A) 平4-207544

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成4年(1992)7月29日

H 04 L 12/48

7830-5K

11/20 H 04 L

Z

未請求 請求項の数 3 審査請求 (全8頁)

60発明の名称

ATM交換機の折り返し試験方式

②特 願 平2-336400

**22:**11: 平 2 (1990)11月30日

明 者 相 原 個発

直 樹

博

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

明 者 冗発 =

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

個発 明 考 村 治

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

る出 顋 富士通株式会社

富士通九州通信システ

神奈川県川崎市中原区上小田中1015番地

福岡県福岡市博多区博多駅前1丁目4番4号

ム株式会社

弁理士 穂坂 外2名 和雄

最終頁に続く

四代 理 人

顋

勿出

謡

1. 発明の名称

ATM交換機の折り返しば駿方式

### 2. 特許請求の範囲

(1) ATM交換機の折り返し試験方式において,

回線インタフェース部に下りハイウェイ上のセ ルの中から指定されたVPI/VCI値を持つセ ルを上りハイウェイに折り返す折り返し手段を設

指定されたVPI/VCI値を持つテストセル をテストセル発生手段から発生して下りハイウェ イへ向けて送出すると共に、前記回線インタフェ ース部の折り返し手段により折り返されたテスト セルを受信する試験部を確え、

前記試験部は送出したセルと受信したセルに基 づいてスイッチ部の機能を評価することを特徴と するATM交換殻の折り返し試験方式。

(2) 回線インタフェース部とスイッチ部の間に流

入するセルが加入者から申告された帯域内にある よう監視制御するポリス機構を備えたATM交換 機の折り返し試験方式において、

回線インタフェース部に、下りハイウェイ上の セルの中から指定されたVPI/VC1値を持つ。 セルを上りハイウェイに折り返す折り返し手段を 設け. .

指定されたVPI/VCI値及び帯域を持つテ ストセルを発生して下りハイウェイへ向けて送出 するテストセル発生手段を備え.

前記回線インタフェース部から折り返されたテ ストセルが通過する時前記ポリス機構が帯域に応 じた正常な処理を行うか否かを監視することによ りポリス機構の正常性が確認できることを特徴と するATM交換機の折り返し試験方式。

(3) 請求項(1) において、

**試験部から送出したテストセルを第1の回線イ** ンタフェース部で折り返して指定したパスを介し て第2の回線インタフェース部に出力し、移第2 の回線インタフェース部において更に折り返した

後セルを試験部に戻す被測定パスを形成し.

前記試験部は送出したセルと受信したセルに基づいてスイッチ内の特定パスの伝送品質を測定することを特徴とするATM交換機の折り返し試験方式。

#### 3. 発明の詳細な説明

#### 〔概要〕

ATM交換機の折り返し試験方式に関し、・

ATM交換機のスイッチ機能、ポリス機能及び 交換機における伝送品質を試験測定することが可能なATM交換機の折り返し試験方式を提供する ことを目的とし、

回線インタフェース部に下りハイウェイ上のセルの中から指定されたVPI/VCI値を持つセルを上りハイウェイに折り返す折り返し手段を設け、指定されたVPI/VCI値を持つテストセルをテストセル発生手段から発生して下りハイウェイへ向けて送出すると共に、前紀回線インタフェース部の折り返し手段により折り返されたテス

C I (バーチャルパス・バーチャルチャネル)等の制御情報が設定されたヘッダ (5 バイト)が付加される。このようなセルが回線インタフェースからATMスイッチで交換されて宛先に出力される。

また、ATM交換機では交換機能を有効に利用するために予め加入者からの発呼要求を受付る時に、加入者が利用する通信の使用帯域(セルの発生速度)等を申告させて、交換機において処理の能な場合に通信を許可する方式を採用することができる。この申告された値を設けるのができる。この申告されたが増を監視するためポリス機構という名称の設置が用いられ、申告された帯域を越えるセルを発生する場合は、ATMスイッチに過失な負荷がかかるのを防ぐためセル廃棄等の処理を行う。

世来の電子交換機では、物理的に回線を折り返し接続することにより各種の試験が行われていた。 ところが、ATM交換機はセル単位で伝送と交換 が行われ、音声等の低速なセルと動画のような高 トセルを受信する試験部を備え、試験部は送出したセルと受信したセルに基づいてスイッチ部の機能を評価するよう構成する。

# [産業上の利用分野]

本発明はATM交換機の折り返し試験方式に関する。

近年、B-ISDN (Broadband ISDN) に使用するATM (Asynchronous Transfer Mode) 交換機の研究開発が盛んに進められている。このATM交換機ではセル形式の単位で極めて高速な交換が行われる。一方、ATM交換機では、他の交換機と同様に交換機が正常に動作しているかを試験、監視できることが望まれている。

### 【従来の技術】

従来のATM交換機は、加入者回線が収容された回線インタフェースにおいて、加入者から送られたデータをセル化する。セルには、所定長(48パイト)の情報に、宛先に対応してVPI/V

速なセルを交換するので従来の技術をそのまま用でいることができない。

## [発明が解決しようとする課題]

ATM交換機では上記したように、セル単位で実行されるATMスイッチが正常に動作しなければならない。ところが、従来の技術では、ATMスイッチが正常に動作しているか確認したり、障害が発生した時にどの部分が異常であるかを検出するための折り返し試験をオンラインで実行することができないという問題があった。

また、加入者が発呼時に申告した通信帯域等の 伝送量を監視するポリス機構が正常な監視機能を 備えているかをチェックする方法がないという問 既があった。

本発明はATM交換機のスイッチ機能、ポリス機能及び交換機における伝送品質を試験測定することが可能なATM交換機の折り返し試験方式を提供することを目的とする。

[課題を解決するための手段]

第1図は本発明の基本構成図である。

第1図にはA. ~ C. の3つの基本構成が示され、図において1はATMスイッチ(ATM-SW). 2は制御部. 3. 7はそれぞれ加入者線と接続された回線インタフェース部. 30は折り返し手段. 4. 8はVPI/VCIコンバータ(VCC). 5は試験部(TE). 50はテストセル発生手段. 51は評価手段. 6はポリス機構を表す。

本発明はATM交換機の回線インクフェース部に特定セルを選択的に下りハイウェイから上りハイウェイへ折り返す手段を設け、試験部から下りハイウェイに特定セルを供給して回線インタフェース部で折り返されたテストセルを試験部で受け取ることにより試験を行い、さらにポリストセルを開いて試験するものである。

[作用]

前記テストセルは試験部 5 に入力され評価手段 5 1 において評価される。

次に第1図B. に示す構成の場合、ポリス機構6は、予め加入者から申告された通信帯域(通信量)に対して実際に加入者から発生したセルの通信量が適性な範囲か否かを監視する機能を持ち、申告値の帯域(セル量)を越えるとそのセルを廃棄または優先制御(優先するセルだけ通過させる制御)を行う。

このポリス機構らが正常に動作するかを試験する場合、制御部から回線インタフェース部3に折り返しを行うべきセルのVPI/VCI値を指定し、ポリス機構らに対しても同じVPI/VCI値を監視対象として指定すると共に、申告値の帯域(試験用の帯域)を指定する。

試験部5から核回線インタフェース3に宛てた 前記VPI/VCI値を持つテストセルを発生すると、ATMスイッチ1の下りハイウェイから回 線インタフェース部3に入力すると、折り返し手 段30でそのテストセルは上りハイウェイに折り 第1図のA. に示す構成の場合、制御部2から試験部5に取る回線インタフェース部3に向けたる 特定 V P 1 / V C 1 を持つテストセルを発生部3 が 対 で V P 1 / V C 1 を持つテストセルを発生部3 が 対 は が が 定 V P 1 / V C 1 を持つテストセルを で が が 定 V P 1 / V C 1 を持つテストセルを で ストセル が で 定 V P 1 / V C 1 を持つテストセルを テストセル が 定 発生 し T M スイッチ 1 に より す な インタフェース 部 3 に テスイン を 介して 回線インタ コース 部 3 に 入力する。

回線インタフェース部3の折り返し手段30は 前記特定VPI/VCIを持つセルが入力すると、 そのセルを取り出して上りハイウェイ(ATMス イッチ1へ向かうハイウェイ)に折り返す。折り 返されたセルはVCC4において試験部5に向か うようVPI/VCI変換されてATMスイッチ 1に入力する。ATMスイッチ1から出力された

返される。

このテストセルはボリス機構に入力して、セル 量が監視されてその帯域が予め指定された帯域内 か否かの判断が行われ、帯域を越えると制御部に 通知を行う。試験部5から送出するセルの発生量。 ポリス機構6に指示される申告値等を変化させる ことによりポリス機構6の機能が正常か否かを試 験することができる。この場合、ポリス機構6に 入力したテストセルは試験部5に送る必要がない が、そのまま出力しても良い。

次に第1図のC. に示す構成の場合。ATMスイッチ1内の2つの回線インタフェース3と回線インタフェース3と回線インタフェース部7間のパスの伝送品質を調定するための折り返しを示す。この場合。回線インタフェース部3と7にそれぞれ特定VP1/VCIを持つセルを折り返すよう指示し、試験部5から一方の回線インタフェース部3に宛ててテストセルを送出する。

するとそのテストセルはATMスイッチ1を通って団線インタフェース部3に入力され、ここで

折り返されたテストセルは、VCC4において回線インタフェース部でに宛てたVPI/VCI値に変換されてATMスイッチに供給される。このテストセルは更に回線インタフェース部でにおいて折り返され、VCC8において試験部5に向けてVPI/VCI値が変換されてATMスイッチ1に入力する。

こうして、試験部5から送出されたテストセルは2つの回線インタフェース部3、7を介して再び試験部に戻ってくるので、戻ってきたテストセルを評価することにより対象となるパスの誤り率等の品質が測定される。

### [実施例]

第2図は実施例のシステム構成図、第3図は図線インタフェース部の構成図、第4図は折り返し回路の構成図、第5図は試験部の構成図、第6図はポリス機構の構成図である。

第2図において、1,3~6は第1図と同じ装置を表し、1はATMスイッチ(ATM-SW)。

持つセルをドロッパ34において抽出して、折り返し経路36に取り出し、上りハイウェイに設けたインサータ35に入力する構成を備えている。この折り返し制御は第2図に示すCPR21からCP-1F20を介して供給される制御信号により行われる。

次に試験部5の構成を第5図を用いて説明する。 第5図において、58、59はATMスイッチに 対しテストセルを出力するハイウェイ及びATM スイッチから入力するハイウェイに接続するスイッチインタフェース(SWIF)、52は遅延回 路(DELAY)、53はセル化回路(CEL)、 54は送受セル比較回路(CMP)、55はパターン発生回路(PC)、56は試験部の各部の動作を制御する制御部(CNT)、57は発振回路 (OSC)である。

制御郎56はCP-1F(第2図のCPRインタフェース郎)20に接続され、CPR21から 側御されて試験を実行しして結果をCPR21に 送出する。テストセルを送出する場合、制御部5 3 は回線インタフェース部、4 は V P I / V C I 変換部 ( V C C ) 、 5 は試験部、6 はポリス機構であり、2 0 、2 1 は第1図の制御部に対応し、2 0 は C P R インタフェース部 ( C P - 1 F ) 、2 1 は呼処理プロセッサ ( C P R ) 、9 は加入者端末、1 0 は多重・分配部 ( M D X ) である。

第2図には、ATMスイッチ1と試験部5、ATMスイッチ1と多重・分配部10及び回線インタフェース部3の間が1本の線しか示されないが実際は、上りハイウェイと下りハイウェイの線路が設けられ、双方向の信号が伝送されている。

第3図により回線インタフェース部3の構成を説明すると、30は光ファイバで構成する加入者線と接続する光・電気変換回路(O/E)、31は電気レベルの制御を行う物理レイヤ終端回路、32はセルの作成、分解の制御を行うATMレイヤ終端回路、33は折り返し回路である。

第3図の折り返し回路33の内部は第4図に示されている。折り返し回路は、ATMスイッチからの下りハイウェイ上の特定のVP1/VC1を

6 からの制御によりパターン発生回路 5 5 からパターンが発生すると、セル化回路 5 3 において所定のフェーマット(指定された V P I / V C I 値のヘッダを持ち、パターン発生回路 5 5 からのデータが所定パイト数とで構成)に従ったテストセルを発生し、スイッチィンタフェース 5 8 から A T M スイッチに出力される。

ATMスイッチから入力するテストセルは比較回路54に入力され、遅延回路52から設定された遅延時間(ATMスイッチや回線インタフェースを伝送するのに要する時間)後に入力する送信セルと比較回路54において比較されて、その比較結果(一致および不一致信号)が制御部56に入力する。制御部56は送出した各セルについて一致数(または不一致)を計数することにより、誤り率等の伝送品質を表すデータを得てCPR21に出力する。

また、遅延回路52の遅延時間を制御して試験 を行うことにより伝送路の遅延特性等を検出する。 次にポリス機構6の構成を第6図に示す。

第6図において、60は通過セルのVPI/V CI値を解読して対応するカウンタをカウントア ップするためのデコーダ (DEC), 61は各V P!/VCI値に対応して設けられたカウンタ (CT)、62は通過セルのVP1/VC1を保 持するラッチ回路(LATCH)、63は各VP I / V C I 値に対応した申告帯域 ( 最高セル流入 毎)を保持し、ラッチ回路 62に保持された VP I/VC | 随に対応する申告帯域が読み出される ラムテーブル(RAM TABLE)、64は現 在の通過セル量と申告帯域に対応する最大セル量 を比較する比較器 (CMP)、65は比較器64 において申告帯域(対応する最大セル量)と渡入 するセル量を比べて流入するセル量の方が少ない 時入力セルを選択し、流入するセル量が申告帯域 を越えた時空きセルを選択して出力するセレクタ (SEL) である。

第2図乃至第5図の構成により回線インタフェース部3(以下、被試験回線インタフェースという)の機能試験を説明すると、試験開始時にCP

この回線インタフェース部3のVCC4では、CPR21により指定された試験部5宛のVP1/VCI値に変換されMDX10を介してATMスイッチ1に入力して発生元の試験部5に戻される。 試験部5(第5図)における試験結果はCP-iF20を経由してCPR21に通知される。

次に、この折り返し方式を用いたポリス機構の 試験の動作を第2図及び第6図を参照しながら説明する。

この試験におけるシーケンスは上記の回線インタフェース部の試験と同様であるが、試験に際で対して被試験回線インタフェース部3のポリス機構に対して、テストセルのVPI/CI値に対しては対策部5に対しては対策部5に対しては対策部5に対しては対策部5に対しては対策部5に対しては対策を指定する。被試験回線インタフェース部のポリス機構(対応する最高に対応する最高をルとからよテーブル63から取り出されたテストセルの許容帯域に対応する最高をルとがあるように対策を4はカウンタ61から3

R21 (第2図)は試験部(TE)5に対してCP-1F20経由で被試験回線インタフェース値3へのテストセルに付与すべきVP1/VC1値を指示する。この時CPR21は被試験回線インタフェース部3に対しても折り返すべきセルルのフェース部3に対応するVCC1変換値を指定する、折り返されてきたテストセルを試験のVP1/VC1変換値を指定する。

その後の試験起動に応じて試験部(TE)5はテストセルの送出を第5図に示す回路により開始する。送出されたテストセルはヘッダに保持するVPI/VCI値に従ってATMスイッチ1内をスイッチングされて被試験回線インタフェース部3へ到達する。

被試験回線インタフェース3の折り返し回路 (第4図)では、テストセルはCPR21から指 定された折り返しセルのVPI/VC!値と一致 するため、ここでそのまま折り返される。その後

からのセル量を比較して、通過したテストセルが 予め指示した帯域を超過した時はCP-IF20 を介してCPR21に通知を行う。

このようにして、被試験回線インタフェース部 3のポリス機構へ指示するテストセルの帯域を種々組 験部5へ指示する送出テストセルの帯域を種々組 み合わせ、それぞれの指示に対する被試験回線イ ンタフェース部3のポリス機構からのテストセル の帯域超過通知の有無によって該ポリス機構の機 能の正常性を試験することができる。

次に、ATMスイッチ内のパスの伝送品質測定 の動作を説明する。

一般にATMスイッチ 1 内のパスは、スイッチ 内の経由ルートによってその状態が異なる。従っ て、ある特定のパスの伝送品質を測定するために は、そのパスが使われている時に、そのパスその ものにテストセルを通して測定する。

測定開始時にCPR21から、試験部5に対し テストセルが第1の囲級インタフェース部3へ伝 送するためのVPI/VC1値及び送出セルの帯

# 特開平4-207544 (6)

域を指定する。また第1の回線インタフェース部 3に対してCPR21から折り返すべきセルのV PI/VC1値を指示し、該回線インタフェース 部3のVCC4に対して折り返されたテストセル に対して第2の回線インタフェース部7(第1図 のC、参照)を宛先とするようVPI/VCl値 の変換値を指示する。

更に、CPR21は第2の回線インタフェース 部7に対し折り返しすべきセルのVPI/VC! 値を指定すると共に、該第2の回線インタフェー ス部7のVCC8に対して折り返されたセルを試 験部5に戻すようにVPI/VCI値の変換値を 指示する。

この後、試験部5からテストセルを送出すると、ATMスイッチ1から第1の回線インタフェース部3に入力したテストセルは、ここで折り返されてATMスイッチ1に入力し、そこから第2の回線インタフェース部7に入力され、第2の回線インタフェース部7で更に折り返された後ATMスイッチ1を通って試験部5に戻る。

第1図中.

1:ATMスイッチ (ATM-SW)

2:制御部

3, 7:回線インタフェース部

30:折り返し手段

4, 8: VPI/VCIコンパータ (VCC)

5 : 試験部 (TE)

50:テストセル発生手段

5 1:評価手段

6 : ポリス機構

特許出願人 富士 通 株 式 会 社(外1名) 代理人弁理士 總坂 和雄(外2名)


試験部分は戻ったテストセルの誤り事等を観測することにより第1の回線インタフェース部3と 第2の回線インタフェース部7の間のバスの伝送 品質を測定できる。


## [発明の効果]


本発明によればATM交換機において回線インタフェース部に特定VPI/VCI値のセルを折り返し機能を設けて、回線インタフェース部の機能試験や、ポリス機構の試験、パスの伝送品質のごのできのきめこまかな試験を実現することができ、交換機の保守が容易となり信頼性の向上を実現できる。


## 4. 図面の簡単な説明


第1図は本発明の基本構成図、第2図は実施例のシステム構成図、第3図は回線インタフェース部の構成図、第4図は折り返し回路の構成図、第5図は試験部の構成図、第6図はポリス機構の構成図である。











折り返し回路の構成図 第 4 図

第1頁の続き

Solnt. Cl. 5

識別記号

庁内整理番号

H 04 L 12/26

@発明者 星野

正 志

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩発明者 福田 直樹

福岡県福岡市博多区博多駅前1丁目4番4号 富士通九州

通信システム株式会社内